跪求(集成電路芯片封裝技術(shù)的發(fā)展前景)

【專家解說】：　　先進(jìn)的芯片尺寸封裝(CSP)技術(shù)及其發(fā)展前景 　　2007/4/20/19:53 來源：微電子封裝技術(shù) 　　汽車電子裝置和其他消費(fèi)類電子產(chǎn)品的飛速發(fā)展，微電子封裝技術(shù)面臨著電子產(chǎn)品“高性價(jià)比、高可靠性、多功能、小型化及低成本”發(fā)展趨勢帶來的挑戰(zhàn)和機(jī)遇。QFP（四邊引腳扁平封裝）、TQFP（塑料四邊引腳扁平封裝）作為表面安裝技術(shù)（SMT）的主流封裝形式一直受到業(yè)界的青睞，但當(dāng)它們?cè)?.3mm引腳間距極限下進(jìn)行封裝、貼裝、焊接更多的I/O引腳的VLSI時(shí)遇到了難以克服的困難，尤其是在批量生產(chǎn)的情況下，成品率將大幅下降。因此以面陣列、球形凸點(diǎn)為I/O的BGA（球柵陣列）應(yīng)運(yùn)而生，以它為基礎(chǔ)繼而又發(fā)展為芯片尺寸封裝（ChipScalePackage，簡稱CSP）技術(shù)。采用新型的CSP技術(shù)可以確保VLSI在高性能、高可靠性的前提下實(shí)現(xiàn)芯片的最小尺寸封裝（接近裸芯片的尺寸），而相對(duì)成本卻更低，因此符合電子產(chǎn)品小型化的發(fā)展潮流，是極具市場競爭力的高密度封裝形式。 　　CSP技術(shù)的出現(xiàn)為以裸芯片安裝為基礎(chǔ)的先進(jìn)封裝技術(shù)的發(fā)展，如多芯片組件(MCM)、芯片直接安裝(DCA),注入了新的活力，拓寬了高性能、高密度封裝的研發(fā)思路。在MCM技術(shù)面臨裸芯片難以儲(chǔ)運(yùn)、測試、老化篩選等問題時(shí)，CSP技術(shù)使這種高密度封裝設(shè)計(jì)柳暗花明。 　　2CSP技術(shù)的特點(diǎn)及分類 　　2.1CSP之特點(diǎn) 　　根據(jù)J-STD-012標(biāo)準(zhǔn)的定義，CSP是指封裝尺寸不超過裸芯片1.2倍的一種先進(jìn)的封裝形式[1]。CSP實(shí)際上是在原有芯片封裝技術(shù)尤其是BGA小型化過程中形成的，有人稱之為μBGA（微型球柵陣列，現(xiàn)在僅將它劃為CSP的一種形式），因此它自然地具有BGA封裝技術(shù)的許多優(yōu)點(diǎn)。 　　(1)封裝尺寸小，可滿足高密封裝CSP是目前體積最小的VLSI封裝之一，引腳數(shù)（I/O數(shù)）相同的CSP封裝與QFP、BGA尺寸比較情況見表1[2]。 　　由表1可見，封裝引腳數(shù)越多的CSP尺寸遠(yuǎn)比傳統(tǒng)封裝形式小，易于實(shí)現(xiàn)高密度封裝，在IC規(guī)模不斷擴(kuò)大的情況下，競爭優(yōu)勢十分明顯，因而已經(jīng)引起了IC制造業(yè)界的關(guān)注。 　　一般地，CSP封裝面積不到0.5mm節(jié)距QFP的1/10，只有BGA的1/3~1/10[3]。在各種相同尺寸的芯片封裝中，CSP可容納的引腳數(shù)最多，適宜進(jìn)行多引腳數(shù)封裝，甚至可以應(yīng)用在I/O數(shù)超過2000的高性能芯片上。例如，引腳節(jié)距為0.5mm，封裝尺寸為40×40的QFP，引腳數(shù)最多為304根，若要增加引腳數(shù)，只能減小引腳節(jié)距，但在傳統(tǒng)工藝條件下，QFP難以突破0.3mm的技術(shù)極限；與CSP相提并論的是BGA封裝，它的引腳數(shù)可達(dá)600~1000根，但值得重視的是，在引腳數(shù)相同的情況下，CSP的組裝遠(yuǎn)比BGA容易。 　?。?）電學(xué)性能優(yōu)良CSP的內(nèi)部布線長度（僅為0.8~1.0mm）比QFP或BGA的布線長度短得多[4]，寄生引線電容(<0.001mΩ)、引線電阻（<0.001nH）及引線電感（<0.001pF）均很小，從而使信號(hào)傳輸延遲大為縮短。CSP的存取時(shí)間比QFP或BGA短1/5~1/6左右，同時(shí)CSP的抗噪能力強(qiáng)，開關(guān)噪聲只有DIP（雙列直插式封裝）的1/2。這些主要電學(xué)性能指標(biāo)已經(jīng)接近裸芯片的水平，在時(shí)鐘頻率已超過雙G的高速通信領(lǐng)域，LSI芯片的CSP將是十分理想的選擇。 　　(3)測試、篩選、老化容易MCM技術(shù)是當(dāng)今最高效、最先進(jìn)的高密度封裝之一，其技術(shù)核心是采用裸芯片安裝，優(yōu)點(diǎn)是無內(nèi)部芯片封裝延遲及大幅度提高了組件封裝密度，因此未來市場令人樂觀。但它的裸芯片測試、篩選、老化問題至今尚未解決，合格裸芯片的獲得比較困難，導(dǎo)致成品率相當(dāng)?shù)?，制造成本很高[4]；而CSP則可進(jìn)行全面老化、篩選、測試，并且操作、修整方便，能獲得真正的KGD芯片，在目前情況下用CSP替代裸芯片安裝勢在必行。 　　（4）散熱性能優(yōu)良CSP封裝通過焊球與PCB連接，由于接觸面積大，所以芯片在運(yùn)行時(shí)所產(chǎn)生的熱量可以很容易地傳導(dǎo)到PCB上并散發(fā)出去；而傳統(tǒng)的TSOP（薄型小外形封裝）方式中，芯片是通過引腳焊在PCB上的，焊點(diǎn)和pcb板的接觸面積小，使芯片向PCB板散熱就相對(duì)困難。測試結(jié)果表明，通過傳導(dǎo)方式的散熱量可占到80%以上。 　　同時(shí)，CSP芯片正面向下安裝，可以從背面散熱，且散熱效果良好，10mm×10mmCSP的熱阻為35℃/W，而TSOP、QFP的熱阻則可達(dá)40℃/W。若通過散熱片強(qiáng)制冷卻，CSP的熱阻可降低到4.2，而QFP的則為11.8[3]。 　?。?）封裝內(nèi)無需填料大多數(shù)CSP封裝中凸點(diǎn)和熱塑性粘合劑的彈性很好，不會(huì)因晶片與基底熱膨脹系數(shù)不同而造成應(yīng)力，因此也就不必在底部填料(underfill)，省去了填料時(shí)間和填料費(fèi)用[5]，這在傳統(tǒng)的SMT封裝中是不可能的。 　?。?）制造工藝、設(shè)備的兼容性好CSP與現(xiàn)有的SMT工藝和基礎(chǔ)設(shè)備的兼容性好，而且它的引腳間距完全符合當(dāng)前使用的SMT標(biāo)準(zhǔn)（0.5~1mm），無需對(duì)PCB進(jìn)行專門設(shè)計(jì)，而且組裝容易，因此完全可以利用現(xiàn)有的半導(dǎo)體工藝設(shè)備、組裝技術(shù)組織生產(chǎn)。 　　2.2CSP的基本結(jié)構(gòu)及分類 　　CSP的結(jié)構(gòu)主要有4部分：IC芯片，互連層，焊球（或凸點(diǎn)、焊柱），保護(hù)層?；ミB層是通過載帶自動(dòng)焊接（TAB）、引線鍵合（WB）、倒裝芯片（FC）等方法來實(shí)現(xiàn)芯片與焊球（或凸點(diǎn)、焊柱）之間內(nèi)部連接的，是CSP封裝的關(guān)鍵組成部分。CSP的典型結(jié)構(gòu)如圖1所示[6]。 　　目前全球有50多家IC廠商生產(chǎn)各種結(jié)構(gòu)的CSP產(chǎn)品。根據(jù)目前各廠商的開發(fā)情況，可將CSP封裝分為下列5種主要類別[7、3]： 　　（1）柔性基板封裝（FlexCircuitInterposer）由美國Tessera公司開發(fā)的這類CSP封裝的基本結(jié)構(gòu)如圖2所示。主要由IC芯片、載帶（柔性體）、粘接層、凸點(diǎn)（銅/鎳）等構(gòu)成。載帶是用聚酰亞胺和銅箔組成。它的主要特點(diǎn)是結(jié)構(gòu)簡單，可靠性高，安裝方便，可利用原有的TAB（TapeAutomatedBonding）設(shè)備焊接。 　?。?）剛性基板封裝（RigidSubstrateInterposer）由日本Toshiba公司開發(fā)的這類CSP封裝,實(shí)際上就是一種陶瓷基板薄型封裝，其基本結(jié)構(gòu)見圖3。它主要由芯片、氧化鋁（Al2O3）基板、銅（Au）凸點(diǎn)和樹脂構(gòu)成。通過倒裝焊、樹脂填充和打印3個(gè)步驟完成。它的封裝效率（芯片與基板面積之比）可達(dá)到75％，是相同尺寸的TQFP的2.5倍。 　?。?）引線框架式CSP封裝（CustomLeadframe）由日本Fujitsu公司開發(fā)的此類CSP封裝基本結(jié)構(gòu)如圖4所示。它分為Tape-LOC和MF-LOC 　　兩種形式，將芯片安裝在引線框架上，引線框架作為外引腳，因此不需要制作焊料凸點(diǎn)，可實(shí)現(xiàn)芯片與外部的互連。它通常分為Tape-LOC和MF-LOC兩種形式。 　?。?）圓片級(jí)CSP封裝（Wafer-LevelPackage）由ChipScale公司開發(fā)的此類封裝見圖5。它是在圓片前道工序完成后，直接對(duì)圓片利用半導(dǎo)體工藝進(jìn)行后續(xù)組件封裝，利用劃片槽構(gòu)造周邊互連，再切割分離成單個(gè)器件。WLP主要包括兩項(xiàng)關(guān)鍵技術(shù)即再分布技術(shù)和凸焊點(diǎn)制作技術(shù)。它有以下特點(diǎn)：①相當(dāng)于裸片大小的小型組件（在最后工序切割分片）；②以圓片為單位的加工成本（圓片成本率同步成本）；③加工精度高（由于圓片的平坦性、精度的穩(wěn)定性）。 　　(5)微小模塑型CSP(MinuteMold)由日本三菱電機(jī)公司開發(fā)的CSP結(jié)構(gòu)如圖6所示。它主要由IC芯片、模塑的樹脂和凸點(diǎn)等構(gòu)成。芯片上的焊區(qū)通過在芯片上的金屬布線與凸點(diǎn)實(shí)現(xiàn)互連，整個(gè)芯片澆鑄在樹脂上，只留下外部觸點(diǎn)。這種結(jié)構(gòu)可實(shí)現(xiàn)很高的引腳數(shù)，有利于提高芯片的電學(xué)性能、減少封裝尺寸、提高可靠性，完全可以滿足儲(chǔ)存器、高頻器件和邏輯器件的高I/O數(shù)需求。同時(shí)由于它無引線框架和焊絲等，體積特別小，提高了封裝效率。 　　除以上列舉的5類封裝結(jié)構(gòu)外，還有許多符合CSP定義的封裝結(jié)構(gòu)形式如μBGA、焊區(qū)陣列CSP、疊層型CSP（一種多芯片三維封裝）等。 　　3CSP封裝技術(shù)展望 　　3.1有待進(jìn)一步研究解決的問題 　　盡管CSP具有眾多的優(yōu)點(diǎn)，但作為一種新型的封裝技術(shù)，難免還存在著一些不完善之處。 　?。?）標(biāo)準(zhǔn)化每個(gè)公司都有自己的發(fā)展戰(zhàn)略，任何新技術(shù)都會(huì)存在標(biāo)準(zhǔn)化不夠的問題。尤其當(dāng)各種不同形式的CSP融入成熟產(chǎn)品中時(shí)，標(biāo)準(zhǔn)化是一個(gè)極大的障礙[8]。例如對(duì)于不同尺寸的芯片，目前有多種CSP形式在開發(fā)，因此組裝廠商要有不同的管座和載體等各種基礎(chǔ)材料來支撐，由于器件品種多，對(duì)材料的要求也多種多樣，導(dǎo)致技術(shù)上的靈活性很差。另外沒有統(tǒng)一的可靠性數(shù)據(jù)也是一個(gè)突出的問題。CSP要獲得市場準(zhǔn)入，生產(chǎn)廠商必須提供可靠性數(shù)據(jù),以盡快制訂相應(yīng)的標(biāo)準(zhǔn)。CSP迫切需要標(biāo)準(zhǔn)化，設(shè)計(jì)人員都希望封裝有統(tǒng)一的規(guī)格，而不必進(jìn)行個(gè)體設(shè)計(jì)。為了實(shí)現(xiàn)這一目標(biāo)，器件必須規(guī)范外型尺寸、電特性參數(shù)和引腳面積等，只有采用全球通行的封裝標(biāo)準(zhǔn)，它的效果才最理想[9]。 　?。?）可靠性可靠性測試已經(jīng)成為微電子產(chǎn)品設(shè)計(jì)和制造一個(gè)重要環(huán)節(jié)。CSP常常應(yīng)用在VLSI芯片的制備中，返修成本比低端的QFP要高，CSP的系統(tǒng)可靠性要比采用傳統(tǒng)的SMT封裝更敏感，因此可靠性問題至關(guān)重要。雖然汽車及工業(yè)電子產(chǎn)品對(duì)封裝要求不高，但要能適應(yīng)惡劣的環(huán)境，例如在高溫、高濕下工作，可靠性就是一個(gè)主要問題。另外，隨著新材料、新工藝的應(yīng)用，傳統(tǒng)的可靠性定義、標(biāo)準(zhǔn)及質(zhì)量保證體系已不能完全適用于CSP開發(fā)與制造，需要有新的、系統(tǒng)的方法來確保CSP的質(zhì)量和可靠性，例如采用可靠性設(shè)計(jì)、過程控制、專用環(huán)境加速試驗(yàn)、可信度分析預(yù)測等。 　　可以說，可靠性問題的有效解決將是CSP成功的關(guān)鍵所在[10,11]。 　　（3）成本價(jià)格始終是影響產(chǎn)品（尤其是低端產(chǎn)品）市場競爭力的最敏感因素之一。盡管從長遠(yuǎn)來看，更小更薄、高性價(jià)比的CSP封裝成本比其他封裝每年下降幅度要大，但在短期內(nèi)攻克成本這個(gè)障礙仍是一個(gè)較大的挑戰(zhàn)[10]。 　　目前CSP是價(jià)格比較高，其高密度光板的可用性、測試隱藏的焊接點(diǎn)所存在的困難（必須借助于X射線機(jī)）、對(duì)返修技術(shù)的生疏、生產(chǎn)批量大小以及涉及局部修改的問題，都影響了產(chǎn)品系統(tǒng)級(jí)的價(jià)格比常規(guī)的BGA器件或TSOP／TSSOP／SSOP器件成本要高。但是隨著技術(shù)的發(fā)展、設(shè)備的改進(jìn)，價(jià)格將會(huì)不斷下降。目前許多制造商正在積極采取措施降低CSP價(jià)格以滿足日益增長的市場需求。 　　隨著便攜產(chǎn)品小型化、OEM（初始設(shè)備制造）廠商組裝能力的提高及硅片工藝成本的不斷下降，圓片級(jí)CSP封裝又是在晶圓片上進(jìn)行的，因而在成本方面具有較強(qiáng)的競爭力，是最具價(jià)格優(yōu)勢的CSP封裝形式，并將最終成為性能價(jià)格比最高的封裝。 　　此外，還存在著如何與CSP配套的一系列問題，如細(xì)節(jié)距、多引腳的PWB微孔板技術(shù)與設(shè)備開發(fā)、CSP在板上的通用安裝技術(shù)[12]等，也是目前CSP廠商迫切需要解決的難題。 　　3.2CSP的未來發(fā)展趨勢 　?。?）技術(shù)走向終端產(chǎn)品的尺寸會(huì)影響便攜式產(chǎn)品的市場同時(shí)也驅(qū)動(dòng)著CSP的市場。要為用戶提供性能最高和尺寸最小的產(chǎn)品，CSP是最佳的封裝形式。順應(yīng)電子產(chǎn)品小型化發(fā)展的的潮流，IC制造商正致力于開發(fā)0.3mm甚至更小的、尤其是具有盡可能多I/O數(shù)的CSP產(chǎn)品。據(jù)美國半導(dǎo)體工業(yè)協(xié)會(huì)預(yù)測，目前CSP最小節(jié)距相當(dāng)于2010年時(shí)的BGA水平（0.50mm），而2010年的CSP最小節(jié)距相當(dāng)于目前的倒裝芯片（0.25mm）水平。 　　由于現(xiàn)有封裝形式的優(yōu)點(diǎn)各有千秋，實(shí)現(xiàn)各種封裝的優(yōu)勢互補(bǔ)及資源有效整合是目前可以采用的快速、低成本的提高IC產(chǎn)品性能的一條途徑。例如在同一塊PWB上根據(jù)需要同時(shí)納入SMT、DCA，BGA，CSP封裝形式（如EPOC技術(shù)）。目前這種混合技術(shù)正在受到重視，國外一些結(jié)構(gòu)正就此開展深入研究。 　　對(duì)高性價(jià)比的追求是圓片級(jí)CSP被廣泛運(yùn)用的驅(qū)動(dòng)力。近年來WLP封裝因其寄生參數(shù)小、性能高且尺寸更?。航咏酒旧沓叽纾?、成本不斷下降的優(yōu)勢，越來越受到業(yè)界的重視。WLP從晶圓片開始到做出器件，整個(gè)工藝流程一起完成，并可利用現(xiàn)有的標(biāo)準(zhǔn)SMT設(shè)備，生產(chǎn)計(jì)劃和生產(chǎn)的組織可以做到最優(yōu)化；硅加工工藝和封裝測試可以在硅片生產(chǎn)線上進(jìn)行而不必把晶圓送到別的地方去進(jìn)行封裝測試；測試可以在切割CSP封裝產(chǎn)品之前一次完成，因而節(jié)省了測試的開支?？傊?，WLP成為未來CSP的主流已是大勢所驅(qū)[13~15]。 　?。?）應(yīng)用領(lǐng)域CSP封裝擁有眾多TSOP和BGA封裝所無法比擬的優(yōu)點(diǎn)，它代表了微小型封裝技術(shù)發(fā)展的方向。一方面，CSP將繼續(xù)鞏固在存儲(chǔ)器（如閃存、SRAM和高速DRAM）中應(yīng)用并成為高性能內(nèi)存封裝的主流；另一方面會(huì)逐步開拓新的應(yīng)用領(lǐng)域，尤其在網(wǎng)絡(luò)、數(shù)字信號(hào)處理器（DSP）、混合信號(hào)和RF領(lǐng)域、專用集成電路（ASIC）、微控制器、電子顯示屏等方面將會(huì)大有作為，例如受數(shù)字化技術(shù)驅(qū)動(dòng)，便攜產(chǎn)品廠商正在擴(kuò)大CSP在DSP中的應(yīng)用，美國TI公司生產(chǎn)的CSP封裝DSP產(chǎn)品目前已達(dá)到90％以上。 　　此外，CSP在無源器件的應(yīng)用也正在受到重視，研究表明，CSP的電阻、電容網(wǎng)絡(luò)由于減少了焊接連接數(shù)，封裝尺寸大大減小，且可靠性明顯得到改善。 　?。?）市場預(yù)測CSP技術(shù)剛形成時(shí)產(chǎn)量很小，1998年才進(jìn)入批量生產(chǎn)，但近兩年的發(fā)展勢頭則今非昔比，2002年的銷售收入已達(dá)10.95億美元，占到IC市場的5%左右。國外權(quán)威機(jī)構(gòu)“ElectronicTrendPublications”預(yù)測，全球CSP的市場需求量年內(nèi)將達(dá)到64.81億枚，2004年為88.71億枚，2005年將突破百億枚大關(guān)，達(dá)103.73億枚，2006年更可望增加到126.71億枚。尤其在存儲(chǔ)器方面應(yīng)用更快，預(yù)計(jì)年增長幅度將高達(dá)54.9%。